현지 시간으로 6월 16일, 2026 VLSI 기술 및 회로 심포지엄이 열리면서 인텔 파운드리가 인텔 18A-P 공정의 최신 배치 상태를 공개하고 장기 칩 확장을 목표로 하는 세 가지 고급 연구 성과를 발표했습니다.
인텔 파운드리는 인텔 18A-P가 인텔 18A 공정 패밀리의 첫 성능 향상 버전이며 공식적으로 리스크 생산 단계에 진입했다고 밝혔습니다. 기본 인텔 18A 공정 플랫폼을 기반으로, 인텔 파운드리는 두 가지 핵심 기술을 시장에 출시했습니다: 게이트 올 어라운드(GAA) 리본펫 트랜지스터 및 뒷면 전력 전달(BSPD) 파워비아. 인텔 18A-P는 기존 인텔 18A 설계 규칙과 완벽하게 호환되어 고객이 현재의 IP 라이브러리와 설계 흐름을 직접 재사용할 수 있게 합니다.现场에 공개된 수치에 따르면, 표준 인텔 18A 공정과 비교하여, 인텔 18A-P는 동일한 전력에서 9%의 성능 향상을 제공하거나 동일한 성능에서 18%의 전력 절감을 제공하며, 칩 열 저항 및 인터레이어 비아 저항과 같은 주요 지표를 최적화합니다.
성숙한 고급 노드 배치의 진전 외에도, 인텔 파운드리는 심포지엄에서 미래 기술 세대의 지속적인 칩 확장을 지원하기 위해 설계된 세 가지 미래지향적인 연구 샘플을 공개했습니다.
첫 번째는 단일 구조 CFET 보완형 전계 효과 트랜지스터 기술입니다. 인텔은 상부 PMOS와 하부 NMOS 구성을 갖춘 수직 적층 CFET 인버터를 선보였으며, 게이트 피치는 45nm입니다. 이 수직 아키텍처는 GAA 트랜지스터를 넘어 더 많은 논리 칩 면적 확장을 위한 잠재적인 경로를 제공합니다. 관련 테스트 데이터도 공식 VLSI 기술 문서에 포함되었습니다.
두 번째는 갈륨 나이트라이드와 실리콘 기반 논리의 단일 구조 통합을 위한 300mm 웨이퍼 수준 공정입니다. 인텔은 동일한 웨이퍼에서 이종 통합 시연을 완료하였으며, 단일 300mm 실리콘 기판에서 약 1,000개의 논리 게이트가 포함된 GaN 전력 장치와 실리콘 기반 디지털 제어 모듈을 제작했습니다. 회사 자료에 따르면, 이 접근 방식은 고효율 전력 장치 및 대규모 디지털 제어 장치가 단일 공정 흐름 내에서 제조될 수 있도록 하여 다층 포장 요구사항 및 분리 칩 솔루션과 관련된 외부 상호 연결 손실을 줄이고, 전력 IC의 전체 시스템 설계 복잡성을 낮출 수 있다고 합니다.
세 번째는 통합 에어 갭이 있는 선택적 루테늄 인터커넥트 기술입니다. 산업 전반에 널리 사용되는 기존 구리 인터커넥트 방식과 비교할 때, 공기 간섭과 결합된 루테늄 인터커넥트는 선의 분포 정전 용량을 최대 35%까지 줄이고 칩 작동 주파수를 크게 향상시킬 수 있습니다. 이 기술은 고급 공정 노드에서 계속되는 인터커넥트 확장으로 인한 RC 지연 병목 현상을 해결하는 데 도움을 주기 위한 것입니다.