에 따르면 커머셜 타임즈TSMC는 지난 2월 CoPoS(Chip-on-Panel-on-Substrate) 파일럿 생산 라인을 위해 R&D 팀에 장비 납품을 시작했습니다.전체 라인은 6월까지 완료될 것으로 예상된다.
보고서는 CoPoS의 등장이 업계가 고급 패키징 병목 현상에 대한 잠재적인 솔루션으로 패널 수준 패키징으로 전환하고 있음을 강조한다고 지적합니다.이전 디자인보다 5.5배 더 커진 것으로 알려진 NVIDIA의 Rubin GPU와 같이 AI 칩 레티클 크기가 계속 증가함에 따라 표준 12인치 웨이퍼는 이제 7개 유닛만 수용할 수 있으며 어떤 경우에는 4개까지 적게 수용할 수 있습니다.패널 기반 정사각형 형식은 실리콘 인터포저를 유리 기판으로 대체하려는 장기적인 목표와 함께 활용도와 처리량을 크게 향상시킬 것으로 예상됩니다.
TSMC의 CoPoS 파일럿 라인이 올해 중반까지 완료될 것으로 예상됨에 따라 업계에서는 일반적으로 2028년에서 2029년 사이에 대량 생산이 증가할 것으로 예상합니다. 그러나 보고서에 인용된 공급망 소스는 기판 크기가 증가함에 따라 뒤틀림 문제도 더욱 심각해져 대규모 제조에 큰 어려움을 초래한다고 경고합니다.
TSMC는 또한 Chiayi에 첫 번째 CoPoS 파일럿 라인을 구축할 수 있으며 향후 대량 생산을 위해 이 현장을 사용할 계획입니다.또한 회사는 SoIC(시스템 온 통합 칩) 및 WMCM(웨이퍼 레벨 멀티 칩 모듈) 기술과 CoPoS를 통합할 것으로 예상됩니다.
또한 TSMC는 대만의 기존 8인치 웨이퍼 팹을 첨단 패키징 시설로 전환할 계획이며, 현재 백엔드 팹은 첨단 2nm 공정 생산을 지원할 예정입니다.